Video: Gatter - Logische Bausteine & Schaltnetze 1 ● Gehe auf SIMPLECLUB.DE/GO & werde #EinserSchüler 2025
In der Elektronik ist ein Flip-Flop ein spezieller Typ einer getasteten Latch-Schaltung. Es gibt verschiedene Arten von Flip-Flops. Die gebräuchlichsten Arten von Flipflops sind:
-
SR-Flipflop: Entspricht einem SR-Latch. Neben dem CLOCK-Eingang verfügt ein SR-Flipflop über zwei Eingänge mit der Bezeichnung SET und RESET. Wenn der SET-Eingang HIGH ist, wenn der Takt ausgelöst wird, geht der Ausgang Q auf HIGH. Wenn der RESET-Eingang HIGH ist, wenn der Takt ausgelöst wird, geht der Q-Ausgang auf LOW.
Beachten Sie, dass bei einem SR-Flipflop die Eingänge SET und RESET nicht beide HIGH sein sollten, wenn die Uhr ausgelöst wird. Dies wird als ungültige Eingabebedingung betrachtet, und die resultierende Ausgabe ist nicht vorhersehbar, wenn diese Bedingung auftritt.
-
D-Flip-Flop: Hat nur einen Eingang zusätzlich zum Eingang CLOCK. Dieser Eingang wird als DATA-Eingang bezeichnet. Wenn der Takt ausgelöst wird, wird der Q-Ausgang an den DATA-Eingang angepasst. Wenn also der DATA-Eingang HIGH ist, geht der Q-Ausgang auf HIGH, und wenn der DATA-Eingang LOW ist, geht der Q-Ausgang auf LOW.
Die meisten D-Flip-Flops enthalten auch S- und R-Eingänge, mit denen Sie das Flip-Flop setzen oder zurücksetzen können. Beachten Sie, dass die Eingänge S und R in einem D-Flip-Flop den Eingang CLOCK ignorieren. Wenn Sie also ein HIGH entweder auf S oder R anwenden, wird das Flip-Flop sofort gesetzt oder zurückgesetzt, ohne auf einen Takt warten zu müssen.
-
JK-Flip-Flop: Eine übliche Variation des SR-Flip-Flops. Ein JK-Flip-Flop hat zwei Eingänge mit der Bezeichnung J und K. Der J-Eingang entspricht dem SET-Eingang in einem SR-Flipflop und der K-Eingang entspricht dem RESET-Eingang.
Der Unterschied zwischen einem JK-Flip-Flop und einem SR-Flip-Flop besteht darin, dass in einem JK-Flip-Flop beide Eingänge HIGH sein können. Wenn sowohl die J- als auch die K-Eingänge HIGH sind, ist der Q-Ausgang umgeschaltet , was bedeutet, dass der Ausgang zwischen HIGH und LOW wechselt.
Wenn zum Beispiel der Q-Ausgang HIGH ist, wenn der Takt ausgelöst wird und J und K beide HIGH sind, wird der Ausgang Q auf LOW gesetzt. Wenn die Uhr erneut ausgelöst wird, während J und K beide auf HIGH bleiben, wird der Q-Ausgang wieder auf HIGH gesetzt, usw., wobei der Q-Ausgang bei jedem Takttakt von HIGH auf LOW wechselt.
-
T-Flip-Flop: Dies ist einfach ein JK-Flip-Flop, dessen Ausgang mit jedem Takt zwischen HIGH und LOW wechselt. Umschalter werden in logischen Schaltungen häufig verwendet, weil sie zu Zählschaltungen kombiniert werden können, die die Anzahl der empfangenen Taktimpulse zählen.
Sie können ein T-Flip-Flop von einem D-Flip-Flop erstellen, indem Sie den Q-Bar -Ausgang direkt mit dem D-Eingang verbinden. Somit wird immer dann, wenn ein Taktimpuls empfangen wird, der aktuelle Zustand des Q -Ausgangs invertiert (das ist der Ausgang des Q-Bars ) und in den D-Eingang zurückgeführt.Dadurch wechselt der Ausgang zwischen HOCH und NIEDRIG.
Sie können auch ein T-Flip-Flop von einem JK-Flip-Flop erstellen, indem Sie die J- und K-Eingänge fest auf HIGH schalten. Wenn sowohl J als auch K HOCH sind, wirkt das JK-Flip-Flop als Umschalter.
Obwohl Sie Ihre eigenen Flip-Flop-Schaltkreise mithilfe von NAND-Gattern konstruieren können, ist es viel einfacher, integrierte Schaltungen (ICs) zu verwenden, die Flip-Flops enthalten. Ein bekanntes Beispiel ist der 4013 Dual D Flip-Flop. Dieser Chip enthält zwei D-Flip-Flops in einem 14-poligen DIP-Gehäuse.
| Pin | Name | Erklärung | Pin | Name | Erläuterung |
|---|---|---|---|---|---|
| 1 | Q1 | Flip-Flop 1 Q Ausgang | 8 | SET2 < Flip-Flop 2 SET-Eingang | 2 |
| Q1-Bar | Flip-Flop 1 Q-Bar-Ausgang | 9 | DATA2 | Flip-Flop 2 DATA-Eingang | 3 |
| CLOCK1 | Flip-Flop 1 CLOCK-Eingang | 10 | RESET2 | Flip-Flop 2 RESET-Eingang | 4 |
| RESET1 | Flip-Flop 1 RESET-Eingang | 11 | CLOCK2 | Flip-Flop 2 CLOCK-Eingang | 5 |
| DATA1 | Flip-Flop 1 DATA-Eingang | 12 | Q2-Bar | Flip-Flop 2 Q- Balkenausgang | 6 |
| SET | Flip-Flop 1 SET-Eingang | 13 | Q2 | Flip-Flop 2 Q-Ausgang | 7 |
| GND | Ground > 14 | VDD | +3 bis 15 V |
